このサイトでは、皆様の閲覧体験からサイトの改善を目指すことを目的としてCookieの使用に同意いただくことをお願いしております。
このサイトを継続して使用されることにより、Cookieの使用を受け入れて頂いたことになります。
詳しくは、私たちが設定している個人情報保護方針をご覧ください。

FIB回路修正

材料分析

お申込みフォーム

ダウンロード

MA-tek FTP

CSRレポート

CPU

Intel Pentium D プロセッサ955構造解析

平面(P-V)お­よび断面(X-S)SEM/TEMを用いて、デバイスの回路レイアウトと材料構成を明らかにしました。 TEM/EDX分析は、主要エリアの構成要素を分析するために実施されました。 SIMS(二次イオン質量分析)は、デバイス形成のドーピングプロファイルを決定するために用いられました。 プロセス技術の観点からの微細構造分析が含まれています。 プロセスの特徴は次のとおりです。

 

  • パッケージ内に同じサイズのICチップが2個見つかりました。
  • このICアーキテクチャは、8レベルのCuダマシンプロセスによって特徴付けられます。[ゲート長39.6nm、ゲート酸化膜1.6nm]。
  • Wプラグとそれに続くグローバルCMP平坦化が第1レベルの金属接点として用いられています。
  • 凹型S/Dはスペーサーエッチングの結果であることが示されました。
  • チップの一部の領域では、選択的なSi-Geエピタキシャル成長がアクティブ領域で行われ、エピタキシャル層の厚さは約93.1nmでした。
  • ILD層とIMD層にLow-K酸化物を含むカーボンが検出されました。

 

1-1. 部品の外観検査-表側と裏側

 

パッケージのマーキングは:

1.INTEL © ‘05

2.PENTIUM ® D

3.955 SL94N MALAY

4.3.46GHZ / 4M/1 066

5.L541B538

 

(a) フロントサイド

(b) バックサイド

 

 

 

1.3 裏面パッケージの分解 - 裏面のプラスチックキャップを取り外します。

プラスチックカバーを外した後、PCBの裏面には部品実装用の金属接合部があることが分かりました。

 

 


部品の裏面

 

 

 

 

1.5 ICチップの検査

 


(a) パッケージ(チップ除去後)(b) ICチップ(上向き)

 
  • 2つのICチップがPCB基板上にフリップチップ技術で実装されていることが分かりました。

  • また、チップ表面にはPb-Snはんだバンプが高密度に配列されていることが判明しました。

 

 

 

1.6 ICチップ上の製品番号とロゴ

 

 

  • 2つのチップは同じサイズで、9.52mm×7.62mmと測定されました。
  • 2つのチップのダイマークも同じで、8PCDCA©intel'05でした。

 

 

 

1.7 チップ表面の Pb-Sn はんだバンプ

 

 
  • Pb-Snはんだバンプはチップ表面にポリイミドで被覆されていました。

  • ポリイミドを除去した後、ハンダバンプと金属レイアウトが露出しました。

   

(a) パッケージ(チップ除去後)

(b) ICチップ(上向き)

 

 

 

1.8 チップ表面のPb-SnはんだボールのSEM/EDX分析

  • ボールのサイズは直径118.1μmでした。

  • SEM/EDX分析により、はんだバンプの組成はPb-Sn合金であることを確認しました。

 

 

 

 

2.2 ICアーキテクチャの断面構造-ポリゲート(M3-M1)

 

  • M3からM1の顕微鏡写真。各層の厚さを顕微鏡写真に示します。

 

 

 

3.1 ICアーキテクチャの断面構造-ポリゲート全体(M8-STI)

 

  • このチップは、、8レベルのCuダマシンプロセスで製造されています。

  • デュアルダマシンは、ビアファースト法を使用しています。

  • 第1層のメタルコンタクトのみWプラグプロセスにより作製されています。

  • STI(シャロートレンチアイソレーション)が素子分離に適用されています。

 


 

3.2 ICアーキテクチャの断面構造-ポリゲート方向(M1-ポリゲート)全体

 

  • セクション3.1で、ILDとWプラグのCMP(化学機械研磨)による全面平坦化後にM-1が形成されていることが明らかになリました。

  • 第1層の金属接点は、直径0.092μm、高さ0.34μmのWプラグで作製されています。

 

 

 

3.3 ICアーキテクチャの断面構造-ポリゲート方向(ゲート構造の寸法測定)

  • ゲート構造の垂直方向の寸法を左図に示します。

  • ゲート構造の水平寸法を右図に示します。

  • 最小チャネル長は39.6 nmであることが示されました。

  • セクション3.4のTEM/EDX分析結果から、スペーサーの組成はSiCである可能性が示されました。

 

 

 

 

4.1 積層構造の概要一覧